# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-244752

(43) Date of publication of application: 28.09.1990

(51)Int.CI.

H01L 23/522 H01L 21/331 H01L 23/556 H01L 23/60 H01L 23/62

H01L 29/73

(21)Application number : 01-063919

(71)Applicant: FUJITSU LTD

(22)Date of filing:


17.03.1989


(72)Inventor: NAKANO MOTOO

## (54) STATIC ELECTRICITY PROTECTION CIRCUIT OF SEMICONDUCTOR INTEGRATED CIRCUIT

## (57)Abstract:

PURPOSE: To achieve a high withstand voltage regardless of the polarity of static electricity by providing a break-down element and resistor inserted in the opposite direction toward a base between the base and input/output terminal of a bipolar transistor. CONSTITUTION: A collector of a bipolar transistor Q is connected io an input/ output terminal T10, an emitter is connected to a grounding terminal TVS, a break-down element D for enabling current to flow when a voltage exceeding the rated voltage is applied between the input/output terminal T10 and the base of the bipolar transistor Q is connected in the opposite direction toward the base, a resistor RB is connected between the base of the bipolar transistor Q and the grounding terminal TVS, in this circuit configuration, collector potential is always higher than base potential by BV and each bias voltage turns on the transistor Q. Namely, since the transistor Q can be in its original current drive state, static electricity applied to a terminal A can be





largely discharged to the grounding terminal B side in a short time, thus allowing a semiconductor integrated circuit with this static electricity protection circuit to have an increased withstand voltage against static electricity.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

· [Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## ⑩ 日本国特許庁(JP)

#### ⑫公開特許公報(A) 平2-244752

(3) Int. Cl. 3

識別記号

厅内整理番号

平成 2年(1990) 9月28日 ④公開

H 01 L 23/522

8728-5F

H 01 L 27/06 1 0 1

8526-5F

29/72

未請求 請求項の数 2 (全7頁). 審査請求

半導体集積回路の静電気保護回路 60発明の名称

> 頭 平1-63919 ②14等

頭 平1(1989)3月17日 22出

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 元 @発 胃 꿁

内

富士通株式会社 会出 頭 人

神奈川県川崎市中原区上小田中1015番地

弁理士 柏谷 昭司 外1名 理 砂代

発明の名称

半導体集積回路の静電気保護回路

- 特許請求の範囲
- (1) コレクタが入出力端子に且つエミッタが接地 端子にそれぞれ接続されたパイポーラ・トラン ジスタと、

該バイポーラ・トランジスタのベースと前記 入出力端子との間に該ベースに向かって逆方向 となる向きに挿入されたプレーク・ダウン素子

前記パイポーラ・トランジスタのベースと前 記接地端子との間に挿入された抵抗と

を備えてなることを特徴とする半導体集積回路 の静電気保護回路。

(2) コレクタが電源端子に且つエミッタが入出力 端子にそれぞれ接続されたパイポーラ・トラン ジスタと、

該バイポーラ・トランジスタのベースと前記 電源端子との間に該ベースに向かって逆方向と

なる向きに挿入されたブレーク・ダウン紫子と、 前記パイポーラ・トランジスタのベースと前 記入出力端子との間に挿入された抵抗と を備えてなることを特徴とする半導体集積回路 の静電気保護回路。

発明の詳細な説明

#### (授聖)

半導体集積回路に発生する静電気を放電させる 効果が大きくなるように改良された半導体集積回 路の静電気保護回路に関し、

半導体集積回路に於ける端子に加わる静電気の 極性の如何に拘わらず、高い耐電圧を示す半導体 集積回路保護業子を得ることを目的とし、

コレクタが入出力端子に且つエミッタが接地端 子にそれぞれ接続されたパイポーラ・トランジス タと、核パイポーラ・トランジスタのベースと前 記入出力端子との間に該ベースに向かって逆方向 となる向きに挿入されたプレーク・ダウン索子と、 前記パイポーラ・トランジスタのペースと前記接 地端子との間に挿入された抵抗とを備えるか、政

いは、コレクタが電源端子に且つエミッタが入出 力端子にそれぞれ接続されたパイポーラ・トラン ジスタと、該パイポーラ・トランジスタのベース と前記電源端子との間に該ベースに向かって逆方 向となる向きに挿入されたプレータ・ダウン素子 とを傾えるよう構成する。

#### 〔産業上の利用分野〕

本発明は、半導体集積回路に発生する静電気を 放電させる効果が大きくなるように改良された半 算体集積回路の静電気保護回路に関する。

現在、半導体集積回路は産業機器や民生機器への使用が急速に増加しつつあり、今後もこの傾向 は変わらないと考えられる。

これに伴い、半選体集積回路の使用環境は更に 悪化することが予想され、既に、その兆しは見え 始めている。

その使用環境に依る問題の一つに静電破倒が挙 げられ、それについては従来から様々の対策が考 えられ且つ実施されてきた。例えば半導体集積回 路の入出力部分に保護案子を形成し、静電気を該 (従来の技術) 第7回は保護素子が組み込まれた半導体集積回路の従来例を解説する為の要部回路説明図を表している。

保護衆子を介して放電させ、内部の諸紫子には影

智を与えないようにすることが行われているが、

その効果については、未だ充分とは言えない状態

にある。

図に於いて、下いは電源端子、下いは入出力端子、下いは接地端子、ロー及びロ2は保護素子、ローなびロ2は保護素子をそれぞれ示している。

図示例では、半導体集積回路の内部素子である被保護素子Q こと入出力端子で、この間にバイポーラ・トランジスタである保護業子Q 1 及び Q 2 を挿入し、入出力端子で、から侵入する静電気を電源配線或いは接地配線に放電させることで被保護業子Q この破壊を防いでいる。

通常、静電気が半導体集積回路の数ある端子の うちのどれに加わるかは全く予測できないので、 加わった静電気をその都度適切な放電経路を選択

して放電させることは実際上不可能である。 従って、一般には、放電先として電源配線或いは接地配線を採用している。 この両配線は、半頭体集積回路の内部では比較的大きな静電容量を有していることから溜池のような役割を果たすことができる。 そこで、この両配線に放電することで入出力端子の電圧は大幅に低下し、被保護案子の静電気に依る破壊は回避される。

一般に、保護者子Q1及びQ2をバイポーラ・トランジスタとし、それを例えば入出力端子T10と接地端子T10との間に挿入する場合(図示例では保護者子Q2)、コレクタは入出力端子T10に接続し、ベースは抵抗R2を介して接地端子T10に後続し、エミックは接地端子T10に直接接続する。尚、ここでは、バイポーラ・トランジスタの連型がロpnであるが、pnpであっても同様に考えることができる。

前記構成の回路に於ける入出力嫡子下いと接地 嫡子でいこの間に極性が正である高電圧の静電気 が加わった場合の動作を解析すると次の通りであ

る。該高電圧は、保護業子Q2のコレクタ・ベー ス間の接合に印加され、その空乏層内に於ける電 界を強める。この空乏層内の電界が或る程度以上 の場合には、空乏層内での衝突電離に依ってキャ リヤ、即ち、電子並びに正孔が発生する。このう ち、正孔はベースに流れ込んでから低低R2を介 して接地端子いへと流れ出るのであるが、これと 同時にベース電位を上昇させる。従って、エミッ タ・ベース接合は順方向にバイアスされるので、 エミックから電子が往入される。その注入された 程子の大部分はコレクタ・ベース接合に流れ込ん で新たな衝突電酬を発生させる引き金の働きをす る。これは一種の正帰還であって、抵抗R2を流 れる電子に注入電子を加えた電子数と新たに発生 する電子数とがパランスするまで保護業子Q2を 流れる電流は増加を続ける。このようなメカニズ ムでコレクタ・ベース接合のプレーク・ダウン電 圧は低下し、単なるグイオードだけの場合よりも 短時間で静電気を放電させることができる。

また、前記した国路に於いて、例えば保護業子

Q2のベースと接地端子でいるの間に挿入されている抵抗R2を除去し、ベースを直接接地することも行われている。この場合には、ベースそのものがもつ内部抵抗が抵抗R2の役割を果たし、効果としては不充分であるが、前記同様のメカニズムに依る放電動作を期待できる。

#### (発明が解決しようとする課題)

前記説明した保護案子の動作メカニズムは、バイポーラ・トランジスタに於ける本来の動作メカニズムではなく、従って、バイポーラ・トランジスタがもつ電流駆動能力を充分に出し切っていない。従って、前記したような動作メカニズムでは、放電能力が不足する旗がある。

ところで、近年、Bi-CMOS(bipolar complementary metaloxide semiconductor)は、今後、半導体集積回路として多用される超勢にある。本発明者は、Bi-CMOSに於ける出力端子並びに接地端子間に第7図について説明したようなパイポーラ・トランジスタ挿入型静電気保護

させては繰り返し、その都度、半導体集和回路下 Pが破壊されたか否かを確認し、静電気に対する 強度を判定する。

このようにして測定を行った結果、出力端子側が負極性となる電圧を印加した場合には2300 (V)の電圧に耐えることができたが、逆に正極性となる電圧を印加した場合には1700(V) になると半導体集積回路TPは破壊された。

本発明は、半導体集積回路に於ける端子に加わる静電気の極性の如何に拘わらず、高い耐電圧を示す半導体集積回路の静電気保護回路を提供しようとする。

#### (課題を解決するための手段)

前記したような問題を解消する為には、異常電荷を放電させる為に準備されているトランジスクが半球体集積回路の入出力端子に定格電圧よりも高い電圧が加わった際に正常な動作をするように各部分の電位を適切に設定してやれば良い。

第1図及び第2図は本発明に依る静電気保護回路の原理を説明する為の要部回路説明図を表し、

回路を設けたものについて、その静電気に対する 強度(耐電圧)を測定したが、その耐電圧は、出 力端子側が正極性になった場合には負極性になっ た場合に比較して著しく低い値であった。

その理由は、勿論、前記した保護回路の能力不 足に起因するものであり、これについて、更に詳 細に記述する。

第8図は測定に用いた試験回路の要部回路説明 関である。

図に於いて、VPは出力電圧可変の直流電源、 Cは容量が10〔pF〕であるキャパシタ、Sは スイッチ、①及び②は端子、TPは試料である半 導体集積回路をそれぞれ示している。

この試験回路で測定を行うには、 当初、スイッチ Sの端子の側を閉成し、 1 0 (p F) のキャパシタ C に直流電源 V P からの起圧を印加して電荷を蓄積する。次いで、スイッチ S の端子の側を閉成し、キャパシタ C に 医積されている 電荷を半路体 集積回路 T P に 流し込むようにする。 そして、この操作を直流電源 V から出力される 電圧を上昇

第7図に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。

図に於いて、Qは保護素子であるバイポーラ・トランジスタ、Dはプレーク・グウン紫子、RBは抵抗をそれぞれ示している。

第1図と第2図とが相違するところは、節電気保護回路を入出力端子Troと接地端子Tvoとの間に挿入したか、或いは、電源端子Tvoと入出力端子Troとの間に挿入したかの点のみである。

第1図に見られる修電気保護回路に於いては、 パイポーラ・トランジスタ Q のコレクタを子下で、 では、カックを接地端子下では、 それぞれ接続してあり、また、人出力端子でには たイポーラ・トランジスタ Q のベースとの間では 定格型圧以上の電圧が加わると電流が流れるでした。 では、クウン案子 D をベースに向かって逆にした。 作となる向きに接続してまた、バイポーラ・トランジスタ Q のベースと接地端子 T vo との間に は抵抗 R B を接続してある。

第2図に見られる静電気保護回路に於いては、

パイポーラ・トランジスクロのコレクタを電源端子でいた、モして、エミッタを入出力端子でいたパイポーラ・トランジスタロのベースとの間に前記と同様なプレーク・ダウン素子Dをベースに向かって逆方向動作となる向きに接続し、更にまた、パイポーラ・トランジスクロのベースと入出力端子でいたの間には抵抗RBを接続してある。

第1回並びに第2回に見られる静電気保護回路とを合体、即ち、人出力端子でいと投地端子でいたの間、及び、電源端子でいと入出力端子でいたの間にそれぞれ静電気保護回路を挿入しても良いことは勿論であり、また、プレーク・ダウン選子Dの数を適切に選択してプレーク・ダウン電圧を所望の値に制御することができる。

このようなことから、本発明に依る半導体集積 回路の静電気保護回路では、コレクタが入出力端 子(例えば入出力端子T」。)に且つエミッタが接 地端子(例えば接地端子Tv。)にそれぞれ接続さ れたパイポーラ・トランジスタ(例えばパイポー

第3図は第1図或いは第2図に見られる静電気保護回路を動作解析し続いように具体化した要部回路説明図であり、第1図並びに第2図に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。

図に於いて、A並びにBは端子、R Sは配線などが持つ直流抵抗成分を示している。

図示の静電気にはないないないでは、端圧マーク・ダウが流になった。では、アーク・ダウが流になった。では、アーク・ダウが流にでする。アレーク・変流が会は、アーク・ダウが流に、では、アーク・ダウが流に、では、アーク・ダウが流に、では、アーク・ダウが流に、では、アーク・ダウンでは、アーク・ダウンでは、アーク・ダウンでは、アーク・ダウンでは、アーク・ダーのでは、アー・ダーのでは、アーク・ダーのでは、アーク・ダーのでは、アーク・ダーのでは、アークを表している。アークを表している。アーク・ダーのでは、アーク・ダーのでは、アーク・ダーのでは、アーク・ダーのでは、アークを表している。アーク・ダーのでは、アーク・ダーのでは、アーク・ダーのでは、アーク・ダーのでは、アークを表している。アークを表しないる。アークを表しないる。アークを表しないる。アークを表しないる。アークを表しないる。アークを表しないる。アークを表しないる。アークを表しないる。アークを表しないる。アークを表しないる。アーのを表しないるのではないる。アーのを表しないるのではないる。アーのを表しないる。アーのを表しないるのではないる。アーのを表しないるのではないる。アーのではないるのではないるのではないるのではな

ラ・トランジスタロ) と、該バイポーラ・トラン ジスタのベースと前記入出力端子との間に核ベー スに向かって逆方向となる向きに挿入されたプレ - ク・ダウン素子 (例えばプレータ・ダウン素子 D) と、前記パイポーラ・トランジスクのペース と前記接地端子との間に挿入された抵抗(例えば 抵抗RB)とを備えるか、或いは、コレクタが電 顕端子 (例えば電源端子でvo) に且つエミッタが 入出力端子にそれぞれ接続されたバイポーラ・ト ランジスクと、該バイボーラ・トランジスタのベ ースと前記電源端子との間に核ベースに向かって 逆方向となる向きに挿入されたプレーク・ダウン 素子と、前記バイポーラ・トランジスタのベース と前記入出力端子との間に挿入された抵抗とを備 えるか、或いは、前記した構成の全てを備えるよ う構成する。

#### (作用)

前記手段を探ることに依り、パイポーラットランジスタロは良好な保護動作を行うことが可能であり、これを更に詳細に説明する。

耐圧をもつことになる。

第4図は第3図に見られる静電気保護回路がどの程度の電流を流し得るかを説明する為の線図を要し、横軸に電圧 V を、また、縦軸に電流 1 をそれぞれ採ってあり、第1図乃至第3図に於いて用いた記号と同記号は同部分を示すか或いは同じ意味を持つものとする。

図に於いて、細い実線Q(はトランジスタQの 1 - V特性を示す特性線、破線RS)は抵抗RS に依って規制されるI-V特性を示す特性線、K は特性線Q)と特性線RS)との交点である動作 点、VKは交点Kに対応する電圧、BVI及びB V2はプレーク・ダウン素子Dのプレーク・ダウン電圧、K1はプレーク・ダウン電圧BVIに対応する特性線RS・上の動作点をそれぞれ示して

図から明らかであるが、プレーク・ダウン業子 Dのプレーク・ダウン電圧BVが電圧VKよりも 高い電圧BVIである場合には動作点はKIとな り、トランジスタQは電流駆動能力に未だ余力を 残している状態にあるが先に低抗RSに依って放 電電波は規制されてしまう。 プレーク・ダウン電 圧 B V が電圧 V K よりも低い電圧 B V 2 である場 合の放電電波は、まずトランジスタQに依って規 割されるが、最終的には抵抗RSに依って決まり、 動作点はKに落ち着くことになる。従って、動作 点Kに対応する電流値以上に放電電流を流すこと はできない。抵抗RBを大きくしてペース電位を 深くすれば、動作点Kを上昇させることが可能で ある。然しながら、プレーク・ダウン電圧BVは (電源電圧+マージン) より高くなければならな いので、抵抗RBを無闇に大きくしても、動作点 はプレーク・ダウン電圧BVで決まってしまう点 K1と同様に状況で固定されてしまう。しかも、 抵抗RSには、次に説明するような規制も存在す る。即ち、端子Aに負極性の静電気が加わった際 には、トランジスタQのコレクタ・ベース接合が 順方向状態になって放電を行うのであるが、この とき、抵抗RBは前記放電経路に直列抵抗として 挿入されてしまうので、高い放電能力を確保する

には抵抗RBの値は小さいほうが望ましいことになる。従って、本発明の効果を最大限に発揮する為には、プレーク・ダウン素子Dのプレーク・ダウン電圧BVを(電源電圧+マージン)に設定して、抵抗RBはプレーク・ダウン素子Dに電流が流れ過ぎて破壊されるのを防止できる程度の低い値に設定することが肝要である。

#### (実施例)

第5図は本発明一実施例の要部回路説明図を表し、第1図乃至第4図、第7図及び第8図に於いて用いた記号と同記号は同部分を示すか或いは同じ意味を持つものとする。

図に於いて、DI及びD2はプレーク・ダウン 希子、CIは保護されるべきBi-CMOS構成 の内部回路をそれぞれ示している。

本実施例に於けるプレーク・ダウン素子DI並びにD2は内部回路CI内のバイポーラ・トランジスタに於けるエミッタ・ベースと同一構造をもつツェナー・ダイオードを二段直列接続してあって、そのプレーク・グウン電圧BVはI4(V)

であり、また、抵抗RBの値は約1(KΩ)程度 である。

第6図は第5図に見られる実施例の具体的構造を説明する為の要部切断側面図を表し、第1図乃至第5図、第7図及び第8図に於いて用いた記号と同記号は同部分を示すか或いは同じ意味を持つものとする。

図に於いて、1はp型シリコン半導体基板、2はn型不純物領域、3はp型不純物領域、4はn型不純物領域、6はp型不純物領域、6はp型不純物領域、7はn型コレクタ領域、8はp型ベース領域、9はn型エミッタ領域をそれぞれ示している。

第5図及び第6図について説明した実施例に対し、第8図について説明した試験回路を用いて耐電圧の測定を行ったところ、約2100(V)程度の電圧まで耐えることができた。第7図に見られる従来例では、約1700(V)程度であったから、約400(V)程度も耐電圧性が向上したことになる。

また、前記従来例では、入出力端子Troに 2 5 (V)以上の電圧を印加するとパイポーラ・トランジスタ Q 2 を介して接地端子Trucへの放電が開始されるのに対し、前記実施例では、1 4 [V]以上になるとパイポーラ・トランジスタ Q を介して接地端子Trusへの放電が開始される。これは、本発明に依る静電気保護回路のほうが、従来のそれに比較し、より効果的に動作し得ることを示している。

#### (発明の効果)

本発明に依る半導体集積回路保護業子に於いては、コレクタが入出力端子に且つエミッタが接地端子に日ポーラ・トランスとの記入出力端子との間に版ベースに向かってご素子向となる向きに挿入されたプレーク・ダウンスと前記パイポーラ・トランジスタのベースとが入まれたには、コレクタが電源等に且つエミッタが入出力端子にそれぞれ接続されたバイポーラ・トラ

## 特别平2-244752(6)

ンジスタと、該バイポーラ・トランジスタのベースと前記電源端子との間に該ベースに向かって逆方向となる向きに挿入されたプレーク・ダウン衆子と、前記パイポーラ・トランジスタのベースと前記人出力端子との間に挿入された抵抗とを備えるか、 戦いは、前記した構成の全てを備えるよう構成する。


前記構成を提ることに依り、半週体集積倒路の 端子に加わる静電気を本来の複集的動作をするバイボーラ・トランジスタを介して短時間で放電させることができるから、半週体集積回路の破壊を 有効に阻止することができ、その使用可能環境の 拡大が可能である。

#### 4 園面の簡単な説明

第1図並びに第2図は木発明に依る静電気保設 回路の原理を説明する為の要部回路説明図、第3 図は第1図竣いは第2図に見られる静電気保護回路を動作解析し易いように具体化した要部回路説 明図、第4図は第3図に見られる静電気保護回路 に渡し得る電流を説明する為の線図、第5図は本 発明一実維例の要部回路説明図、第6図は第5図に見られる実施例の具体的構造を説明する為の要部切斯側面図、第7図は従来例の要部回路説明図、第8図は静電保護回路の測定に用いた試験回路の要部回路説明園をそれぞれ表している。


図に於いて、下いは電源端子、下には入出力端子、下には接地端子、OI及びO2は保護架子、 ロのは被保護架子、Oは保護架子であるパイポーラ・トランジスタ、Dはプレーク・タウン架子、 RBは低抗をそれぞれ示している。

> 特許出願人 第二通株式会社 代理人弁理士 拍 谷 昭 司 代理人弁理士 渡 邊 弘 一




本発明に命る静電気保護囲跡の原理を説明する為の 毎部国路説明図

## 第 1 図




李発明になる射電気保護回路の原理を説明する為の 要昂回路無明恩

第 2 図




第1四項には第2回に見られる影響 気保護回路を 動作解析し易いように具体化した要部回路説明図

## 第3図




第3명に見られる新電気保護回路に流し得る電流を 説明する為の検閲

第 4 図




本発明一実施例の要部回路説明図

第 5 図




第5型に見られる実施例の具体的構造を説明する為の 要部句新側面図

第 6 図



従来例の要部回路説明図

# 第7図



静電保護回路の測定に用いた試験回路の 要部回路説明図

# 第 8 図